

PAT-NO: JP405251567A  
DOCUMENT-IDENTIFIER: JP 05251567 A  
TITLE: SEMICONDUCTOR DEVICE  
PUBN-DATE: September 28, 1993

INVENTOR-INFORMATION:  
NAME  
MURAYAMA, MOTOAKI

ASSIGNEE-INFORMATION:  
NAME COUNTRY  
NEC CORP N/A

APPL-NO: JP04050215  
APPL-DATE: March 9, 1992

INT-CL (IPC): H01L021/90, H01L021/3205

ABSTRACT:

PURPOSE: To obtain a stable contact resistance and a high electromigration resistivity by surrounding the upper and lower surfaces of an embedded tungsten with a tungsten film that is produced by a sputtering method.

CONSTITUTION: An Al-Si-Cu film 4 sandwiched between tungsten films 3 and 5 is patterned onto a silicon oxide film 2, so that a lower interconnection layer is produced. Next, an interlayer dielectric film 6 is formed over the lower interconnection layer. An interlayer connection hole is formed at a specified

location on the lower interconnection layer, and tungsten 7 is embedded in this interlayer insulating hole. Finally, an Al-Si-Cu film 9 sandwiched between tungsten films 8 and 10 is patterned, so that an upper interconnection layer is produced. Thereby, the production of any fluoride of aluminium during a selective W-CVD growth is prevented, and hence a stable contact resistance of the upper and lower interconnections is obtained. Also, when a current flows from the upper interconnection to the lower interconnection, the presence of the tungsten film 8 prevents an open-failure from occurring even if a void 11 is produced at a lower part of the upper interconnection.

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-251567

(43)公開日 平成5年(1993)9月28日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 L 21/90	A	7735-4M		
21/3205		7735-4M	H 0 1 L 21/ 88	N
		7735-4M		R

審査請求 未請求 請求項の数2(全 3 頁)

(21)出願番号 特願平4-50215

(22)出願日 平成4年(1992)3月9日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 村山 元章

東京都港区芝五丁目7番1号日本電気株式会社内

(74)代理人 弁理士 京本 直樹 (外2名)



(54)【発明の名称】 半導体装置

(57)【要約】

【目的】層間接続孔埋設金属膜を有する多層配線構造において安定したコンタクト抵抗と高いエレクトロマイグレーション耐性を得ること。

【構成】埋設タングステン7の上面及び下面をスパッタ法形成によるタングステン膜により囲んでいる。

【効果】安定したコンタクト抵抗と高いエレクトロマイグレーション耐性が得られる。



## 【特許請求の範囲】

【請求項1】 層間絶縁膜と金属配線層と層間接続孔用の埋設金属膜とを有する半導体装置において、前記埋設金属膜が高融点金属であり、かつその少くとも上下面が、高融点金属膜もしくは高融点金属含有膜によって囲まれている構造を特徴とする半導体装置。

【請求項2】 前記高融点金属はタングステンであり、前記金属配線層はアルミもしくはアルミ合金の層であることを特徴とする請求項1に記載の半導体装置。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、半導体装置に係わり、特に高集積化を目的とした多層配線技術に関する。

## 【0002】

【従来の技術】半導体装置の高集積化に伴い、微細多層配線技術は益々重要度が高まり、微細化による配線信頼性低下の防止を目的として層間接続孔への金属膜埋設が行なわれている。

【0003】そこで、従来は、図2(a)の如く、シリコン基板1の上のシリコン酸化膜2上にパターン形成された膜厚0.8 $\mu$ m程度の下層配線Al-Si-Cu膜4上に、バイアスECR(Electron Cyclotron Resonance)法等により、下層配線4上で膜厚1.0 $\mu$ m程度の層間絶縁膜6を形成する。次に、下層配線上の特定位置に層間接続孔12を形成し、その層間接続孔12に選択タングステンCVD(Chemical Vapor Deposition)法等により、タングステン7を埋設する。最後に、膜厚0.8 $\mu$ m程度のAl-Si-Cu膜8を被着パタン化することにより、上層配線を形成し、多層配線構造が完成する。

## 【0004】

【発明が解決しようとする課題】従来の半導体装置においては、Al-Si-Cu膜4の表面が露出した状態で選択タングステンCVDを行なっているため、成長時に六フッ化タングステンの還元によって生成されるフッ素のラジカルによって、Al-Si-Cu膜4の表面に、アルミのフッ化物が形成される。このアルミのフッ化物は、高抵抗もしくは、絶縁物であるため、上層配線と下層配線のコンタクト抵抗が高くなり、時にはオープンとなってしまう不具合があった。

## 【0005】

【課題を解決するための手段】本発明の半導体装置は、層間膜とたとえばアルミニウムもしくはアルミ合金からなる金属配線層と層間接続孔用の埋設金属膜とを有する半導体装置であって、埋設金属膜が高融点金属であり、かつその少くとも上下面が高融点金属膜もしくは高融点金属含有膜によって囲まれている構造を有する。

## 【0006】

【実施例】次に本発明について図面を参照して説明する。図1(a)の如く、シリコン酸化膜2上に、膜厚0.1 $\mu$ m程度のタングステン膜(スパッタ法形成)3, 5で挟まれた膜厚0.8 $\mu$ m程度のAl-Si-Cu膜4を被着パタン化し、下層配線を形成する。次に、下層配線上に、バイアスECR法等により、下層配線上で膜厚1.0 $\mu$ m程度の層間絶縁膜6を形成する。次に、下層配線上の特定位置に層間接続孔を形成し、その層間接続孔に選択タングステンCVD法等により、タングステン7を埋設する。最後に、膜厚0.1 $\mu$ m程度のタングステン膜(スパッタ法形成)8, 10で挟まれた膜厚0.8 $\mu$ m程度のAl-Si-Cu膜9を被着パタン化することにより、上層配線を形成し、多層配線構造が完成する。

【0007】なお、上記実施例では、埋設金属膜の上下面の高融点金属もしくは高融点金属含有膜として、タングステン膜を用いたが、窒化チタン等を用いることも可能である。

## 【0008】

【発明の効果】以上説明したように、本発明の半導体装置は、埋設タングステン7の上下面には、スパッタ法形成によるタングステン膜5, 8を配した構造をとっている。

【0009】したがって、本発明では、従来問題となっていた選択W-CVD成長時のアルミのフッ化物物性がないので、安定した上層配線と下層配線のコンタクト抵抗が得られる効果を有する。

【0010】また、図1(b)において、上層配線から下層配線に向けて電流を流した場合、下層配線から上層配線への電子流によるエレクトロマイグレーションにより、万一、上層配線下部にボイド11が発生しても、タングステン膜8があることにより、オープン不良とはならない。しかも、タングステン膜8を流れる電流による発熱により、アルミ原子が移動して、ボイド11を消滅させる効果を有する。

## 【図面の簡単な説明】

【図1】本発明の一実施例を示す断面図。

【図2】従来技術を示す断面図。

## 【符号の説明】

- 1 シリコン基板
- 2 シリコン酸化膜
- 3, 5, 8, 10 タングステン膜(スパッタ形成)
- 4, 9 Al-Si-Cu膜
- 6 層間絶縁膜
- 7 埋設タングステン
- 11 ボイド
- 12 層間接続孔

【図1】



【図2】

